L'8 settembre 2026, ASML ha emesso tre importanti annunci in un solo giorno, dettagliando nuove o ampliate collaborazioni con Intel Foundry, Samsung Electronics e TSMC sulla litografia ultravioletta estreme a grande apertura numerica, comunemente nota come High-NA EUV. Gli annunci hanno rinnovato l'attenzione dell'industria sui fotomask, un elemento fondamentale ma spesso trascurato della produzione di semiconduttori.
I fotomask stanno ora subendo una transizione da formati da 6 pollici a 12 pollici. Sebbene i tre colossi del chipmaking stiano procedendo nella stessa direzione, ognuno sta seguendo una tempistica e un approccio distintivamente diversi.
Una Direzione Condivisa: Una Scelta Comune nell'Era dell'IA
I tre annunci rivelano un forte consenso strategico tra i produttori di chip.
Il primo punto di allineamento è la transizione verso fotomask più grandi. Tutti e tre gli annunci notano che l'industria dei semiconduttori ha fatto affidamento sul formato del fotomask da 6 pollici per decenni. Con l'arrivo della High-NA EUV, un cambiamento verso formati più grandi—sia da 12 pollici che fotomask da 6 × 12 pollici—potrebbe migliorare la produttività dei fab, ridurre i costi di produzione dei chip e eliminare i vincoli di cucitura. Questi benefici potrebbero rendere più conveniente la produzione delle generazioni future di chip all'avanguardia.
Il secondo punto è che l'IA è il motore sottostante di questa transizione. L'annuncio che coinvolge Intel afferma che le aziende che sviluppano prodotti IA sempre più complessi richiedono un'innovazione continua nella produzione. L'annuncio di Samsung sottolinea che l'era dell'IA sta rimodellando l'industria dei semiconduttori. L'annuncio di TSMC è più esplicito, affermando che il numero di strati che utilizzano la High-NA EUV aumenterà man mano che i nodi di processo progrediranno, guidato principalmente dalle architetture di transistor sempre più complesse richieste per le applicazioni IA. La crescente domanda di potenza di calcolo IA sta accelerando l'innovazione lungo il processo produttivo.
Il terzo punto è la crescente necessità di collaborazione nell'ecosistema. Intel ha citato la cooperazione stretta con ASML, produttori di maschere, fornitori di automazione, partner EDA, fornitori di materiali e produttori di semiconduttori. Samsung ha affermato che lavorerà a stretto contatto con i partner di settore. TSMC e ASML hanno lanciato congiuntamente un'iniziativa industriale, sottolineando che la collaborazione può sbloccare possibilità che nessuna singola azienda potrebbe raggiungere in modo indipendente.
Percorsi Diversi: Movers Precoce, Nuovo Partecipante e Co-Iniziatore
Nonostante la loro direzione condivisa, le tre aziende differiscono notevolmente nelle loro posizioni strategiche, nelle roadmap tecnologiche e nelle tempistiche commerciali.
Intel è stata riconosciuta da ASML come un early mover e un pioniere. Il Presidente e Amministratore Delegato di ASML, Christophe Fouquet, ha dichiarato che Intel Foundry è stata uno dei leader del settore nell'adozione della tecnologia High-NA. Intel ha installato il primo sistema commerciale EXE nel 2024, ha completato la qualificazione dell'attrezzatura di ultima generazione e ha spedito il primo chip logico prodotto su larga scala utilizzando la tecnologia High-NA. Fouquet ha ulteriormente sottolineato che Intel è andata oltre la pianificazione e ha già portato risultati.
Samsung si unisce all'iniziativa come un importante partecipante dell'industria. Secondo l'annuncio, Samsung parteciperà all'iniziativa industriale per far avanzare la tecnologia dei fotomask da 12 pollici di nuova generazione. Sebbene Samsung non stia guidando l'iniziativa, porta una roadmap distintiva: l'azienda prevede di diventare la prima nel settore a utilizzare la High-NA EUV per la produzione di DRAM ad alto volume nel 2028. Questo estenderebbe l'adozione della High-NA dai chip logici alla produzione di memoria per la prima volta.
TSMC, al contrario, è un co-iniziatore. L'annuncio afferma che ASML e TSMC hanno formato un'iniziativa collaborativa per guidare la transizione dell'industria dei semiconduttori verso fotomask EUV più grandi. Piuttosto che unirsi a un framework esistente, TSMC sta lavorando con ASML per stabilirlo e aiutare a plasmare gli standard per la transizione.
Gli annunci rivelano anche che la tecnologia High-NA è stata utilizzata nella produzione ad alto volume per strati selezionati dei processori Intel Core Ultra Series 3, nome in codice Panther Lake. Sono stati processati più di un milione di wafer, con precisione di sovrapposizione, produttività e disponibilità del sistema che soddisfano le aspettative. I prodotti Intel 18A realizzati con tecnologia High-NA hanno raggiunto prestazioni pari o superiori a quelle di strati comparabili prodotti utilizzando piattaforme EUV esistenti.
Samsung prevede di diventare la prima azienda a introdurre l'High-NA EUV nella produzione di DRAM ad alto volume entro il 2028. L'azienda ha dichiarato che ciò dimostrerebbe ulteriormente che la tecnologia High-NA è pronta a supportare sia applicazioni di memoria avanzata che logica.
TSMC prevede di iniziare a utilizzare la tecnologia High-NA per la produzione ad alto volume in nodi avanzati nel 2030. L'azienda ha anche rivelato due ulteriori traguardi: la creazione di una linea pilota di fotomask da 12 pollici nel 2031 e il supporto all'introduzione di sistemi di litografia High-NA da 12 pollici nella produzione di nodi avanzati nel 2033.
Cosa Sono le Grandi Fotomask e Perché l'Era dell'AI Ha Bisogno di Loro?
Al di là delle somiglianze e delle differenze tra le tre aziende, rimane una questione centrale: quali sono le fotomask più grandi che stanno perseguendo e cosa significano per la produzione di chip nell'era dell'AI?
Una fotomask, a volte chiamata maschera o reticolo, funge da "negativo" o modello utilizzato durante la litografia dei semiconduttori. Un sistema di litografia EUV dirige la luce ultravioletta estrema su una fotomask riflettente. Il pattern riflesso viene quindi proiettato su un wafer di silicio, trasferendo il design del circuito sulla superficie del wafer. Le prestazioni, il consumo energetico e il rendimento di un chip dipendono in parte da quanto accuratamente i pattern del circuito sempre più complessi possano essere trasferiti.
L'industria dei semiconduttori ha utilizzato fotomask da 6 pollici come formato standard per decenni. Quella dimensione era sufficiente per i nodi di processo precedenti, ma i suoi limiti fisici diventano più evidenti con l'High-NA EUV.
Un concetto rilevante è lo stitching. Poiché una fotomask da 6 pollici fornisce un campo di esposizione limitato, un design di chip troppo grande o complesso potrebbe dover essere suddiviso in più aree della maschera. I pattern separati vengono quindi combinati attraverso esposizioni multiple. Questo processo aumenta la complessità della produzione e introduce ulteriori rischi di sovrapposizione e di rendimento. L'annuncio di Intel afferma che la sua soluzione kit di progettazione di processo supporta lo stitching, mentre uno degli obiettivi della transizione verso fotomask più grandi è eliminare i vincoli di stitching.
Passare a fotomask da 12 pollici—o al formato 6 × 12 pollici di Intel—espande sostanzialmente l'area disponibile della maschera. Un formato più grande può coprire una maggiore area del chip in un'unica esposizione, riducendo o eliminando la necessità di stitching. Può anche migliorare la produttività della fabbrica, ridurre il tempo di lavorazione del wafer, abbassare i costi di produzione e semplificare i flussi di processo.
I chip AI sono comunemente caratterizzati da grandi dimensioni dei die, architetture transistor complesse e alta densità di I/O. Le GPU di NVIDIA, gli acceleratori AI di AMD e i processori per data center di Intel superano spesso le dimensioni dei normali processori PC e possono integrare decine o addirittura centinaia di miliardi di transistor. Come ha osservato TSMC nel suo annuncio, le architetture transistor sempre più complesse per applicazioni AI guideranno una continua crescita nel numero di strati che richiedono l'High-NA EUV.
Sotto i vincoli delle fotomask da 6 pollici, la produzione di chip AI sempre più complessi potrebbe richiedere lo stitching. Man mano che i design dei chip AI continuano a crescere, lo stitching crea sfide maggiori che coinvolgono la complessità del processo, l'accuratezza della sovrapposizione e il rendimento. Il formato della fotomask da 12 pollici offre una soluzione più fondamentale riducendo i limiti fisici imposti dalle dimensioni della maschera. Potrebbe consentire ai produttori di chip di integrare più transistor all'interno di un design di chip a singola esposizione, migliorando le prestazioni dei chip AI a un costo inferiore e con una maggiore efficienza nella produzione.