Il 1° luglio, citando informazioni dall'incontro di gestione interna di Samsung, il chief technology officer e capo del Semiconductor Research Institute di Samsung Electronics ha rivelato i recenti progressi nello sviluppo di due tecnologie di memoria core durante un briefing interno per la divisione Device Solutions dell'azienda. Gli aggiornamenti hanno riguardato la memoria ad alta larghezza di banda HBM4E di nuova generazione e il processo DRAM di settima generazione a 10nm di Samsung, noto come D1d.
Riguardo allo sviluppo di HBM4E, l'esecutivo ha affermato che il rendimento del test di affidabilità del prodotto è aumentato oltre il 70%. Secondo gli standard di settore, un rendimento dell'80% o superiore è generalmente considerato la soglia per la maturità del processo e la produzione di massa stabile. Data l'attuale fase del prodotto, HBM4E rimane in fase di verifica dell'affidabilità e campionamento e non ha ancora iniziato l'aumento della produzione su larga scala. Gli osservatori della catena di fornitura del settore considerano un rendimento superiore al 70% come un segnale significativo, suggerendo che il processo di impilamento, imballaggio e test è entrato in una fase di convergenza più stabile, con ulteriori miglioramenti del rendimento previsti per accelerare.
Le informazioni pubbliche sulla roadmap del prodotto mostrano che Samsung ha iniziato le spedizioni in volume del primo prodotto HBM4 dell'industria a febbraio di quest'anno. Il 29 maggio, la società ha ufficialmente rilasciato le specifiche tecniche complete per il suo HBM4E a 12 strati e ha iniziato a inviare campioni ingegneristici in volume ai principali clienti di chip AI globali. Il posizionamento delle due generazioni di prodotto è chiaramente differenziato. HBM4 è progettato per supportare i chip acceleratori AI Vera Rubin di Nvidia previsti per il rilascio nella seconda metà dell'anno, mentre l'aggiornato HBM4E è pianificato per l'hardware di calcolo Ultra di nuova generazione di Nvidia l'anno prossimo. L'HBM4E a 12 strati di Samsung è prodotto utilizzando il suo processo DRAM di sesta generazione 1c. Offre una velocità base di pin di 14 Gbps, scalabile fino a 16 Gbps, con miglioramenti nella larghezza di banda, nelle prestazioni termiche e nell'efficienza energetica rispetto a HBM4. Il prodotto è progettato per carichi di lavoro di calcolo ad alte prestazioni, inclusi l'addestramento di modelli su larga scala e i data center ad alta densità.
Nello stesso incontro interno, i dirigenti di Samsung hanno anche fornito un aggiornamento sullo sviluppo del prossimo processo DRAM di nuova generazione dell'azienda. Il processo DRAM di settima generazione a 10nm, denominato D1d, è visto internamente come avente un vantaggio tecnologico competitivo rispetto ai concorrenti del settore. Samsung ha fissato un chiaro traguardo di sviluppo, puntando al completamento dell'approvazione della prontezza alla produzione, o PRA, a novembre 2026. La certificazione PRA è un prerequisito fondamentale per spostare un processo DRAM dalla R&S alla preparazione per la produzione di massa. Una volta approvato, l'azienda inizierà l'installazione di attrezzature su larga scala, l'aggiornamento delle linee di produzione di camere bianche e la produzione di prova del processo in volume.
Secondo le informazioni disponibili, D1d è il nodo DRAM di settima generazione pianificato da Samsung, con una larghezza di linea nell'intervallo di 10nm a 11nm. Rispetto all'attuale processo DRAM di sesta generazione 1c, D1d avanza ulteriormente nella scalabilità e adotta una nuova architettura di cella insieme a uno schema di transistor GAAFET di supporto. Si prevede che il processo migliori la densità della memoria per wafer e l'efficienza energetica, e servirà come tecnologia di wafer di memoria di base per la nuova generazione di memoria ad alta larghezza di banda HBM5 di Samsung.