Secondo Tempi commerciali, TSMC ha iniziato a fornire apparecchiature ai suoi team di ricerca e sviluppo a febbraio per la sua linea di produzione pilota CoPoS (Chip-on-Panel-on-Substrate).Si prevede che la linea completa sarà completata entro giugno.
Il rapporto rileva che l’ascesa di CoPoS evidenzia lo spostamento del settore verso l’imballaggio a livello di pannello come potenziale soluzione ai colli di bottiglia degli imballaggi avanzati.Poiché le dimensioni dei reticoli dei chip AI continuano a crescere, come la GPU Rubin di NVIDIA, che secondo quanto riferito è 5,5 volte più grande rispetto ai progetti precedenti, un wafer standard da 12 pollici può ora ospitare solo sette unità, o in alcuni casi solo quattro.Si prevede che i formati quadrati basati su pannelli miglioreranno significativamente l’utilizzo e la produttività, con l’obiettivo a lungo termine di sostituire gli interpositori di silicio con substrati di vetro.
Con la linea pilota CoPoS di TSMC che dovrebbe essere completata entro la metà dell’anno, il settore prevede generalmente che la produzione in volume aumenterà tra il 2028 e il 2029. Tuttavia, le fonti della catena di approvvigionamento citate nel rapporto avvertono che con l’aumento delle dimensioni del substrato, anche i problemi di deformazione diventano più gravi, ponendo una sfida importante per la produzione su larga scala.
TSMC potrebbe anche stabilire la sua prima linea pilota CoPoS a Chiayi e prevede di utilizzare il sito per una futura produzione di massa.Si prevede inoltre che la società integri CoPoS con le sue tecnologie SoIC (System on Integrated Chips) e WMCM (Wafer-Level Multi-Chip Module).
Inoltre, TSMC prevede di convertire le sue attuali fabbriche di wafer da 8 pollici a Taiwan in strutture di imballaggio avanzate, mentre le sue attuali fabbriche di back-end supporteranno la produzione per processi all'avanguardia a 2 nm.